小間距LED顯示屏產品相較于常規的戶外顯示產品而言，除了技術工藝要求高，在運輸安裝應用等各個環節都要高出許多。特別是價格方面，更非常規產品可以比擬，如此一來，小間距產品就更顯得“金貴”了。作為LED顯示屏核心的LED芯片，在小間距LED發展過程中起到了至關重要的作用。小間距LED顯示屏目前的成就和未來的發展，都依賴于芯片端的不懈努力。今天帶大家來了解一下小間距led顯示屏的芯片端解決方案：

    1、led顯示屏尺寸縮小芯片尺寸縮小.
    表面上看，就是版圖設計的問題，似乎只要根據需要設計更小的版圖就能解決。但是，芯片尺寸的縮小是否能無限的進行下去呢？答案是否定的。有如下幾個原因制約著芯片尺寸縮小的程度：

    （1）led顯示屏封裝加工的限制。封裝加工過程中，兩個因素限制了芯片尺寸的縮小。一是吸嘴的限制。固晶需要吸取芯片，芯片短邊尺寸必須大于吸嘴內徑。目前有性價比的吸嘴內徑為80um左右。二是焊線的限制。首先是焊線盤即芯片電極必須足夠大，否則焊線可靠性不能保證，業內報道最小電極直徑45um。；其次是電極之間的間距必須足夠大，否則兩次焊線間必然會相互干擾。

    （2）led顯示屏芯片加工的限制。芯片加工過程中，也有兩方面的限制。其一是版圖布局的限制。除了上述封裝端的限制，電極大小，電極間距有要求外，電極與MESA距離、劃道寬度、不同層的邊界線間距等都有其限制，芯片的電流特性、SD工藝能力、光刻的加工能力決定了具體限制的范圍。通常，P電極到芯片邊緣的最小距離會限定在14μm以上。

    其二是led顯示屏劃裂加工能力的限制。SD劃片+機械裂片工藝都有極限，芯片尺寸過小可能無法裂片。當晶圓片直徑從2英寸增加到4英寸、或未來增加到6英寸時，劃片裂片的難度是隨之增加的，也就是說，可加工的芯片尺寸將隨之增大。以4寸片為例，如果芯片短邊長度小于90μm，長寬比大于1.5:1的，良率的損失將顯著增加。

    基于上述原因，筆者大膽預測，芯片尺寸縮小到17mil2后，芯片設計和工藝加工能力接近極限，基本再無縮小空間，除非芯片技術方案有大的突破。

     2、led顯示屏亮度提升
    亮度提升是芯片端永恒的主題。led顯示屏芯片廠通過外延程式優化提升內量子效應，通過led顯示屏芯片結構調整提升外量子效應。

    不過，一方面led顯示屏芯片尺寸縮小必然導致發光區面積縮小，芯片亮度下降。另一方面，小間距led顯示屏的點間距縮小，對單芯片亮度需求有下降。兩者之間是存在互補的關系，但要留有底線。目前芯片端為了降低成本，主要是在結構上做減法，這通常要付出亮度降低的代價，因此，如何權衡取舍是業者要注意的問題。

    3、led顯示屏芯片小電流下的一致性
    所謂的小電流，是相對常規室內led顯示屏、戶外led顯示屏芯片試用的電流來說的。如下圖所示的芯片I-V曲線，常規戶內led顯示屏、戶外led顯示屏芯片工作于線性工作區，電流較大。而小間距led顯示屏芯片需要工作于靠近0點的非線性工作區，電流偏小。

    在非線性工作區，led顯示屏芯片受半導體開關閾值影響，芯片間的差異更明顯。對大批量芯片進行亮度和波長的離散性的分析，容易看到非線性工作區的離散性遠大于線性工作區。這是目前芯片端的固有挑戰。

    應對這個問題的辦法首先是外延方向的優化，以降低線性工作區下限為主；其次是芯片分光上的優化，將不同特性芯片區分開來。

    4、led顯示屏芯片寄生電容一致性

    目前芯片端沒有條件直接測量芯片的電容特性。電容特性與常規測量項目之間的關系尚不明朗，有待業者去總結。芯片端優化的方向一是外延上調整，一是電性分檔上的細化，但成本很高，不推薦。

    5、led顯示屏芯片可靠性
    芯片端可靠性可以用芯片封裝和老化過程中的各項參數來描述。但總的說來，芯片上led顯示屏以后的可靠性的影響因素，重點在ESD和IR兩項。

    ESD是指抗靜電能力。據IC行業報道，50%以上芯片的失效與ESD有關。要提高芯片可靠性，必須提升ESD能力。但是，在相同外延片，相同芯片結構的條件下，芯片尺寸變小必然帶來ESD能力的削弱。這是與電流密度和芯片電容特性直接相關的，無法抗拒。

    IR是指反向漏電，通常是在固定反向電壓下測量芯片的反向電流值。IR反映的是芯片內部缺陷的數量。IR值越大，則說明芯片內部缺陷越多。

    要提升ESD能力和IR表現，必須在外延結構和芯片結構方面做出更多優化。在芯片分檔時，通過嚴格的分檔標準，可以有效的把ESD能力和IR表現較弱的芯片剔除掉，從而提升芯片上屏后的可靠性。

    總的來說，小間距LED顯示屏的發展，對芯片段提出的需求是：尺寸縮小，相對亮度提升，小電流下亮度一致性好，寄生電容一致性好，可靠性高。